SALPHOENIX®1A 系列 FPGA
配置用户手册

上海安路信息科技股份有限公司

UG_905（v1.4）2023 年 03 月

目 录

目 录 I

1 配置说明 1

2 Serial 配置模式 6

2.1 Slave Serial 配置 6

2.2 BYPASS 级联配置 7

3 主动 SPI 配置模式 9

3.1 SPI 读取 10

3.2 SPI 数据采样时钟沿选择 11

4 并行配置模式 12

4.1 从动并行配置 SP 13

4.2 多片从动并行配置 14

4.3 非连续码流加载 14

4.4 并行配置读写切换 15

4.5 并行读时序 16

5 JTAG 配置模式 17

5.1 Test Access Port (TAP) 17

5.2 JTAG 配置接口连接 18

6 配置流程 20

6.1 上电初始化 20

6.2 码流加载 21

6.3 Startup 启动流程 21

7 JTAG 码流 23
7.1 JTAG 操作示例 23
7.2 SVF 文件 24
8 DNA 25
8.1 DNA Primitive 25
9 DUAL BOOT 26
9.1 DUAL BOOT 简介 26
9.2 bit 位流的 DUAL BOOT 配置方法 26
9.3 SVF/TDE 位流的 DUAL BOOT 配置方法 27
9.4 注意事项 28
10 MULTI BOOT 29
10.1 MULTI BOOT 简介 29
10.2 多启动控制模块 PH1_LOGIC_MBOOT 29
10.2.1 端口描述 30
10.2.2 参数描述 30
10.2.3 Verilog 例化模板 30
10.3 bit 位流下载的 MULTI BOOT 配置方法 30
10.4 注意事项 32
11 码流安全 33
11.1 关闭码流回读 33
版本信息 34
免责声明 35

1 配置说明

SALPHOENIX®1A（以下简称 PH1A）系列 FPGA 支持 4 种配置模式，分别是 JTAG、从动串行(Slave Serial)、主动 SPI 及其从动并行(Slave Parallel)配置模式。

表 1-1 PH1A 系列 FPGA 配置模式

模式	M[2:0]	位宽	CCLK 方向
主动 SPI	001	x1, x2, x4	Output
从动并行	110	x8, x16, x32	Input
从动串行	111	x1	Input
JTAG	-	-	-

表 1-2 PH1A 系列 FPGA 配置模式及其引脚

Pin Name	JTAG (Only)	Slave Serial	Master SPI		
			x1	x2	x4
M[2:0]	-	111	001	001	001
HSWAPEN	HSWAPEN				
TRSTN	TRSTN				
TCK	TCK				
TMS	TMS				
TDI	TDI				
TDO	TDO				
PROGRAMN	PROGRAMN				
INITN	INITN				
DONE	DONE				
CCLK(1)	-	CCLK			
USRCLK(2)	-	USRCLK(1)			
CSN	-	-	-	-	-
CSON_DOUT	-	DOUT		-	-
RDWRN	-	-	-	-	-
SPICSN_BUSY	-	-	SPICSN		
D00_MOSI	-	-	MOSI	D00_MOSI	
D01_MISO_DIN	-	DIN	MISO	D01	
D02	-	-	-	-	D02
D03	-	-	-	-	D03
D[04-07]	-	-	-	-	-
D[08-15]	-	-	-	-	-
D[16-31]	-	-	-	-	-

注：1.CCLK 引脚不能使用 SDR/IDDR/ODDR 单元。

2.USRCLK 仅用作测试。

3.“-”表示该管脚未被用于当前配置模式。

表 1-3 PH1A 系列 FPGA 配置模式及其引脚(续)

Pin Name	Slave Parallel		
	x8	x16	x32
M[2:0]	110	110	110
HSWAPEN	HSWAPEN		
TRSTN	TRSTN		
TCK	TCK		
TMS	TMS		
TDI	TDI		
TDO	TDO		
PROGRAMN	PROGRAMN		
INITN	INITN		
DONE	DONE		
CCLK	CCLK		
USRCLK(1)	USRCLK(1)		
CSN	CSN		
CSON_DOUT	CSON		
RDWRN	RDWRN		
SPICSN_BUSY	BUSY		
D00_MISO	D00		
D01_MOSI_DIN	D01		
D02	D02		
D03	D03		
D[04-07]	D[04-07]		
D[08-15]	-	D[08-15]	
D[16-31]	-	-	D[16-31]

注：1.USRCLK 仅用作测试。

2.“-”表示该管脚未被用于当前配置模式。

表 1-4 PH1A 系列 FPGA 配置管脚定义

Pin Name	Direction	Description
M[2:0]	Input	配置模式选择管脚

Pin Name	Direction	Description
HSWAPEN	Input	决定 I/O 引脚上是否使能上拉电阻。 HSWAPEN=0，用户 I/O 管脚在配置过程中为弱上拉状态 HSWAPEN=1，用户 I/O 处于高阻态。
TRSTN	Input	配置模块和 Serdes JTAG Chain 切换信号 当 TRSTN=0，JTAG 连接到配置模块； 当 TRSTN=1，JTAG 连接到 Serdes 的 JTAG Chain
TCK	Input	JTAG 时钟输入。需要通过 4.7K 电阻上拉。
TMS	Input	JTAG 测试模式选择输入。当多个器件级联配置时，需要加驱动缓冲。需要通过 4.7K 电阻上拉。
TDI	Input	JTAG 串行数据输入。当多个器件级联配置时，下一个器件的 TDI 管脚接上一个器件的 TDO 管脚。
TDO	Output	JTAG 串行数据输出。当多个器件级联时，当前器件的 TDO 管脚接入到下一个器件的 TDI 管脚。
PROGRAMN	Input	配置逻辑复位信号，低电平有效。 PROGRAMN 管脚需要通过连接 1 个 4.7K 欧姆的电阻上拉到 VCCIO_0。
INITN	Bidirectional (open-drain)	配置初始化管脚，高电平有效。 当 FPGA 处于复位状态时，INITN 为低电平； 当 FPGA 处于初始化过程或者检测到配置错误时，配置模块也将拉低 INITN 管脚； 当检测到 PROGRAMN 管脚拉高后，FPGA 开始启动初始化过程，在初始化完成后，INITN 将变成高电平。在初始化未完成前，用户可以拉低 INITN 来延迟初始化过程； 初始化过程完成后，FPGA 开始下载码流数据到内部配置 RAM。 INITN 管脚需要通过连接 1 个 4.7K 欧姆的电阻上拉到 VCCIO。
DONE	Bidirectional (open-drain)	配置完成管脚，高电平有效。 DONE 管脚需要通过连接 1 个 4.7K 欧姆的电阻上拉到 VCCIO。
CCLK	Bidirectional	配置时钟 从模式：CCLK 方向为输入； 主模式：CCLK 方向为输出。
USRCLK	Input	仅供测试
CSN	Input	片选信号

Pin Name	Direction	Description
		并行配置接口片选信号，低电平有效。 Slave Parallel：外部控制器可通过 CSN 使能并行接口或者并行级联，连接到前一级 CSON。
CSON_DOUT	Output (open-drain)	片选输出 在并行级联配置时，前一级器件的 CSON_DOUT 连接到下一级器件的 CSN 管脚。当 CSON_DOUT 为低电平时，下一级器件将被选中。 数据输出 在串行级联配置时，DOUT 作为数据输出管脚。 在 Serial 和 SPI 配置（x1）配置模式下，如果器件处于级联配置，CSON_DOUT 连接到下一个器件的 DIN 管脚。 非级联模式：CSON_DOUT 可以悬空。
RDWRN	Input	读写使能 Slave Parallel 模式：RDWRN 将由外部配置控制器驱动，当 RDWRN 为低电平时，写入配置数据；当 RDWRN 为高电平时，可以将配置数据读出。 其他模式：RDWRN 不做要求。
D00_MOSI	Bidirectional	SPI 模式：数据输出管脚，连接到 SPI Flash 数据输入管脚。 并行配置模式：作为 D0 数据管脚。 其它模式：未使用。
D01_MISO_DIN	Bidirectional	Serial 模式：DIN 是数据输入管脚，在 CCLK 上升沿被采样。 SPI 模式：在 x1 模式下 MISO 是数据输入管脚，在 x2/x4 模式下作为 D01 数据输入管脚。 并行配置模式：作为 D01 数据管脚。
D02_WPN	Bidirectional	SPI 模式：在 x4 模式下作为 D2 输入数据管脚。 并行配置模式：作为 D02 数据管脚。
D03_HOLDN	Bidirectional	SPI 模式：在 x4 模式下作为 D3 输入数据管脚。 并行配置模式：作为 D03 数据管脚。
D[04-31]	Bidirectional	数据总线 Serial 模式：使用 D1 作为 DIN 管脚。 SPI 模式：在 x1 模式下使用到 D0 和 D1 管脚，在 x2 模式下使用到 D0~D3 管脚。 并行配置模式：x8 模式使用 D0~D7，x16 模式使用 D0~D15，x32 模式使用 D0~D31。

Pin Name	Direction	Description
		JTAG 模式：未使用到 D0~D31。 在所有模式下，未使用的数据管脚可以悬空处理。
SPICSN_BUSY	Output	Flash Chip Select SPI 模式：Flash 片选信号； 并行模式 Output Busy Slave Parallel 模式：当 RDWRN 为高电平时，BUSY 回读数据指示信号，低有效。

2 Serial 配置模式

在 Serial 配置模式下，FPGA 通过上位机进行配置数据加载。上位机通过 CCLK、DIN 使用串行的方式将数据写入 FPGA。芯片在每个 CCLK 的上升沿接收数据，数据发送完成后，DONE 拉高表示配置完成；如果出错，INIT 信号将会拉低。Serial 配置接口及其时序如图 2-1、图 2-2 所示。



图 2-1 PH1A 系列 FPGA Serial 配置接口



图 2-2 PH1A 系列 FPGA Serial 配置时序

2.1 Slave Serial 配置

Slave Serial 配置模式如图 2-1-1 所示，CCLK 由外部上位机（如 CPU、MCU）提供。



图 2-1-1 PH1A 系列 FPGA Slave Serial 配置模式

2.2 BYPASS 级联配置

PH1A 系列 FPGA 支持串行级联模式，通常称之为 BYPASS 级联模式。在 BYPASS 级联模式下，第一级的器件工作于 Master SPI x1 模式，第二级即更后面的器件工作于 Slave Serial 模式。第一级器件的 CCLK 输出时钟将连接到后面各级 FPGA 器件的 CCLK 输入端口。

前一级器件的 DOUT 管脚连接到后面一级器件的 DIN 管脚，当前一级器件码流下载完成并且配置成功后，后续读入的码流数据将通过前一级器件的 DOUT 管脚流入到后一级器件的 DIN 管脚。配置方式如图 2-3-1 所示。



图 2-3-1 PH1A 系列 FPGA Bypass 级联模式

BYPASS 级联电路中，所有 FPGA 器件的 DONE 和 INITN 管脚连接在一起后上拉到 VCC。只有所有器件初始化完成后，INITN 管脚才会拉高；同样的当所有器件码流下载完成并且配置成功后，DONE 管脚才会拉高，用于多个器件同步。

3 主动 SPI 配置模式

PH1A 系列 FPGA 器件支持 MSPI x1/x2/x4 Fast Read 模式，支持超过 128Mb 容量的 SPI Flash 器件 32-bit 地址读写模式。FPGA MSPI 配置接口如图 3-1 所示。



图 3-1 PH1A 系列 FPGAMSPI 配置接口

SPI x1/x2 模式接口电路，如图 3-2 所示。



图 3-2 PH1A 系列 FPGA SPI x1/x2 配置接口

SPI x4 模式接口电路，如图 3-3 所示。



图 3-3 PH1A 系列 FPGA SPI x4 配置

PH1A 系列 FPGA SPI x1 模式时序如图 3-4 所示。



图 3-4 PH1A 系列 FPGA MSPI 配置模式时序图

PH1A 系列 FPGA 在码流起始地址（通常情况是地址 0）放置了 128-bit 长度 SPI FEATURE，用来存储 SPI 接口配置信息。SPI 配置信息包含 SPI 接口位宽信息（x1/x2/x4）和 SPI 采样时钟沿设定信息。

对于 DUALBOOT 和 MULTBOOT，SPI Flash 内的每段码流信息头都包含有 SPI 配置信息。

3.1 SPI 读取

FPGA 上电后开始初始化，在初始化过程中 SPI 接口会执行一下操作：

1) 读取 SPI JEDEC ID，得到 SPI Flash 容量大小，从而确定 SPI 接口使用 24-bit 还是 32-bit 地址模式；

2) 读取 SPI 配置信息，得到 SPI 位宽模式（x1/x2/x4）以及使用时钟上升沿还是下降沿去采样 SPI 数据。

3) 等待 INITN 拉高，即初始化完成后，SPI 接口使用确定的地址位宽和数据位宽，以及正确的时钟沿去读取 SPI Flash 内的码流内容，此过程中码流头部的 SPI 配置信息内容会被忽略。

PH1A 系列 FPGA 支持如表 3-1 所列的 SPI 读取指令。

表 3-1 SPI 指令

SPI Instruction	Opcode
Fast Read x1	0x0B
Dual Output Fast Read	0x3B
Quad Output Fast Read	0x6B
Fast Read x1, 32-bit Address	0x0C
Dual Output Fast Read, 32-bit Address	0x3C
Quad Output Fast Read, 32-bit Address	0x6C

3.2 SPI 数据采样时钟沿选择

SPI Flash 器件使用 SCLK 时钟下降沿发出数据（MISO/WP#/HOLD#），PH1A 系列 SPI 接口默认情况下使用 SCLK 上升沿采样数据，这导致时序上损失了半个时钟周期，从而限制了 SPI 接口最大读取时钟速率。

为了取得更高的 SPI 读取时钟速率，可在 SPI FEATURE 设置使用 SCLK 下降沿采样 SPI 数据，从而补偿因使用 SCLK 上升沿采样而损失的半个时钟周期。

4 并行配置模式

并行模式配置支持 8 位、16 位、32 位三种数据位宽，通过控制 CSN 和 RDWRN 管脚电平可实现读写切换。其中配置模块通过检测码流中的位宽同步字，可自动识别数据位宽。在主动并行模式下，FPGA 提供 CCLK 时钟；在从动并行模式下，CCLK 由外部提供；并行配置接口如图 4-1 所示。



图 4-1 PH1A 系列 FPGA 并行配置接口

从动并行配置时序如图 4-2 所示。



图 4-2 PH1A 系列 FPGA 从动并行配置时序

CSN

CSN 为并行加载片选信号，低有效。在 Master 模式，CSN 未使用，可悬空或者接地。在 Slave 模式下，CSN 为低时并行接口处于激活状态，CSN 为高时并行接口内部数据处于保持状态。

CCLK

CCLK 为同步时钟，数据采样和输出都发生在 CCLK 上升沿。在 Master 模式下，CCLK 为输出时钟，在 Slave 模式下，CCLK 为输入时钟。

RDWRN

RDWRN 为读写使能信号。在 Master 模式下，RDWRN 同 CSN 一样，可悬空或接地，Maste 模式不支持

回读。

在 Slave 模式下，当 CSN 为 0 时：

- RDWRN = 0，码流数据通过并行接口写入到 FPGA 内部。
- RDWRN = 1，码流配置数据从 FPGA 内部回读后输出。

BUSY

- 在 Master 模式下，BUSY 信号一直为高电平，可悬空处理。
- 在 Slave 模式下，当 CSN = 0，RDWRN = 1 时，BUSY 信号为 0 表示回读数据有效，反之则表示回读数据无效。

并行配置 BIN 文件与数据总线大端对齐，具体的存放如下图所示，以 x8 模式为例，从最左边的 4’ hC 地址（低地址）读取到最右端的 4’ h3 地址（高地址）。

HEX	C				C				5				5				A				A				3				3			
PCMx8 PIN	D7	D6	D5	D4	D3	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0	D7	D6	D5	D4	D3	D2	D1	D0
PCMx16 PIN	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
PCMx32 PIN	D31	D30	D29	D28	D27	D26	D25	D24	D23	D22	D21	D20	D19	D18	D17	D16	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
BINARY	1	1	0	0	1	1	0	0	0	1	0	1	0	1	0	1	1	1	0	0	1	1	0	0	0	0	1	1	0	0	1	1

图 4-3 并行配置 BIN 文件与数据总线大端对齐

4.1 从动并行配置 SP

从动并行配置模式，CCLK 由外部控制器提供，配置方式如图 4-1-1 所示。



图 4-1-1 PH1A 系列 FPGA 从动并行模式

4.2 多片从动并行配置

多片 FPGA 配置，可以通过并行的方式，以并行配置模式用相同的位流文件进行配置，配置模式如图 4-2-1 所示。



图 4-2-1 PH1A 系列 FPGA 多片从动并行配置

4.3 非连续码流加载

SP 模式支持非连续码流加载，用户通过拉高 CSN 可暂停数据传输。非连续码流加载时序如图 4-3-1 所示。



图 4-3-1 Slave Parallel 非连续码流加载

其中，若在 SP 模式下，数据位宽支持 x8，x16，x32。

4.4 并行配置读写切换

在 Slave Parallel 模式下面，用户通过改变 RDWRN 电平值切换并行接口数据读写，但需遵循以下步骤：

1) 在 CCLK 上升沿释放（拉高）CSN；

2) 经过最少一个 CCLK 周期后，在 CCLK 上升沿改变 RDWRN 电平；

3) 再经过最少一个 CCLK 周期后，在 CCLK 上升沿置位 CSN（拉低）；

按照上述步骤，CSN 至少需要持续两个 CCLK 周期的高电平。如果上述条件没有被满足，那么切换并行读写可能导致数据出现错位，从而导致配置出错。

图 4-4-1 和图 4-4-2 分别示例了并行写到读的切换和读到写的切换时序过程。



图 4-4-1 Slave Parallel 非连续码流写到读切换时序



图 4-4-2 Slave Parallel 非连续码流读到写切换时序

4.5 并行读时序

在 Slave Parallel 模式下，用户可以拉高 RDWRN 来回读配置数据。如图 4-7-1 所示，当 CSN 为低，RDWRN 为高时，BUSY 信号拉低表示回读 DATA[31:0]数据有效。



图 4-7-1 并行回读时序

5 JTAG 配置模式

PH1A 系列 FPGA 支持 IEEE 1149.1 协议，该协议定义了 Test Access Port（TAP）和边界扫描（Boundray-Scan）。

PH1A 系列 FPGA 同时支持 IEEE 1532 协议，该协议定义了 In-System Configuration Architecture。

5.1 Test Access Port (TAP)

PH1A 系列 FPGA 使用 5 个 JTAG 专用管脚：TCK、TMS、TDI、TDO 及 TRSTN。其中 TCK/TMS/TDI/TRSTN 为输入管脚，TDO 为输出管脚。管脚定义如表 5-1-1 所示。

表 5-1-1 PH1A JTAG 管脚定义

Pin	Direction	Description
TCK	In	Test Clock JTAG 接口同步时钟。
TMS	In	Test Mode Select 该管脚和 TCK 共同决定 TAP 状态机，TAP 状态机在 TCK 上升沿产生变化。
TDI	In	Test Data In JTAG 指令和数据串行输入，TDI 由 TCK 下降沿驱动，在 JTAG 总线内部由 TCK 上升沿采样，完成串并转换。只有在 TAP 处于 SHIFTIR 或 SHIFTDR 状态时，TDI 数据才会被采样。
TDO	Out	Test Data Out JTAG 指令和数据串行输出，TDO 由 TCK 下降沿驱动。只有在 TAP 处于 SHIFTIR 和 SHIFTDR 时，TDO 输出数据才有效。
TRSTN	In	Active-Low Test Reset 该信号在标准 JTAG 协议中作为复位信号使用，在 PH1A 系列 FPGA 中重新定义为 JTAG 接口选择信号。PH1A 器件存在两个 JTAG 控制器，一个来位于 FPGA 配置模块，另外一个位于 Serdes PHY 内部。 TRSTN = 0 时，Serdes PHY 内部的 JTAG 控制器被复位，JTAG 接口切换到配置模块； TRSTN = 1 时，JTAG 接口连接到 Serdes PHY 内部的 JTAG 控制器，配置模块的 JTAG 控制器处于复位状态。

TAP 状态机示意图配置方式如图 5-1-1 所示。



图 5-1-1 TAP 状态机

PH1A 系列 FPGA 内部两组 JTAG 控制器的连接切换关系如图 5-1-2 所示。



图 5-1-2 配置模块与 Serdes 扫描链切换电路

可通过 JTAG 方式进行配置。JTAG 配置可通过 JTAG 配置引脚(TDI，TDO，TMS，TCK)对器件进行配置。JTAG 配置模式在 INITN/INIT_B 信号变高后，不管模式选择引脚选择了何种模式，或者其他模式正在配置过程中，JTAG 模式可以通过指令中断其他模式，进入 JTAG 配置模式。

5.2 JTAG 配置接口连接

图 5-2-1 示例了单个 FPGA 器件的 JTAG 接口连接电路。如果 JTAG 不需要访问 Serdes PHY，可以将 TRSTN 接地。



图 5-2-1 单器件 JTAG 连接

JTAG 支持多级级联配置，图 5-2-2 示例了三个 PH1A 系列 FPGA 器件级联应用，其 JTAG 接口以菊花链形式连接在一起。



图 5-2-2 JTAG 级联连接

6 配置流程

PH1A 系列 FPGA 有两种工作模式：在码流加载完成之前称之为 Config 模式；在码流加载成功后，称之为 User 模式，此模式下用户可以操控 FPGA 片上可配置资源。

PH1A 系列 FPGA 的配置流程由两个部分组成：上电初始化流程和码流加载过程。下面将对这两部分进行介绍。

6.1 上电初始化

初始化流程默认使用 2MHz（实际值 133MHz/64）时钟，该时钟由 FPGA 片上 OSC 振荡器分频得到。当 FPGA 上电电压稳定后，初始化流程开始。上电初始化流程由 7 个步骤组成，如图 6-1-1 所示。



图 6-1-1 PH1A 系列 FPGA 上电初始化流程

1） Cfg_Por

当上电电压稳定后，计数 2^14 个时钟周期，然后释放 cfg_por_n（冷启动上全局复位信号），此时 FPGA 配置模块开始工作。

2） MDelay

当 cfg_por_n 被释放后，计数 2^16 个时钟周期，然后释放全局复位信号（热启动全局复位信号，通常通过拉低 PROGRAMN 管脚进行热复位）。

3） Load SPI ID

读取 SPI Flash JEDEC ID，该读取过程只在 Master SPI 配置模式下进行。

4） Load Feature

读取 SPI Feature，该读取过程只在 Master SPI 配置模式下进行。

5） Auto Clear

Auto Clear 过程将擦除 FPGA 内部配置存储信息。

6） Load EFUSE

当 Auto Clear 完成后，开始读取 EFUSE IP 数据，直到将 2K-bit 数据全部读出。

7） Init OK

如果 INITN 管脚没有被低电平驱动，那么 INITN 端口将输出高电平，至此整个初始化流程完成，码

流开始载入。

6.2 码流加载

码流加载分为 5 个步骤，如图 6-2-1 所示。

图 6-2-1 码流加载流程

1） 并行位宽 Pattern

在并行配置模式下，配置模块将检测并行位宽 Pattern，决定并行位宽模式（x8/x16/x32），其它配置模式将略过这一步骤。

2） Syncwords

检测码流中的码流同步字，JTAG 配置模式将略过此步骤。

3） IDCODE_Check

检测码流中 IDCODE 指令，并进行 IDCODE 比对。

4） Load_Bitstream

读取剩余的码流数据，直到码流被读取完成。

5） Startup

进入 Startup 流程，完成 FPGA 由 Config 模式到 User 模式的过渡转换。

6.3 Startup 启动流程

Startup 又被称作 Wakeup，该流程工作于独立的 wakeup_clk 时钟域下。



图 6-3-1 Startup 启动时序图

如图 6-3-1 所示，从 Config 模式进入 User 模式经历了三个过程：Initialization，Config 和 Wakeup，其中 Config 和 Wakeup 我们又统称为码流加载过程。

当码流被读取完毕并且不出现错误的情况下，FPGA 进入到 Wakeup 流程。图中 DONE，GOE，GSRN，GWE 以及 WAKEUP 信号会依次拉高，当 WAKEUP 最终拉高后，标志着 FPGA 即将进入到 User 模式。DONE，GOE，GSRN，GWE 这 4 个信号的相位关系是可配置的，WAKEUP 总是最后一个变化，表 6-3-1 这 5 个信号进行了详细说明。

表 6-3-1 Wakeup 信号描述

Signal	Phase	Comment
DONE	0-7	Config Done 标志码流读取完成，用户可以监控 DONE 管脚来查看芯片配置是否完成。
GOE	0-7	Global Input/Output Enable 码流配置完成前该信号总为 0，此时 FPGA GPIO 处于高阻态；当 GOE 拉高后，FPGA GPIO 处于激活状态。
GSRN	0-7	Global Set/Reset 码流配置完成前该信号总为 0，此时 FPGA 内部 DFF 处于 Set/Reset 状态；当 GSRN 拉高后，DFF 可以被触发。
GWE	0-7	Global Write Enable 码流配置完成前该信号总为 0，此时 FPGA 内部 ERAM 处于复位状态；当 GWE 拉高后，内部 ERAM 可以开始读写。
WAKEUP	-	Startup Complete 标志着 Startup 流程完成，即将进入 User 模式。

7 JTAG 码流

JTAG 是在 TAP Controller 的控制下，根据 TAP 状态来处理数据。

7.1 JTAG 操作示例

假设 JTAG TAP Controller 上电后初始状态为 RTI(Run Test/Idle)，可通过图 8-1-1 所示波形来说明 JTAG 写入指令的流程。



图 7-1-1 JTAG IDCODE 指令波形

图 7-1-1 所示波形，TAP 状态在 TCK 上升沿变化，TMS 和 TDI 在 TCK 下降沿变化；IR_REG 和 INSTRUCTION 这 2 个内部寄存器在 TCK 上升沿变化。约定第一个下降沿为周期 1，按照每个 TCK 时钟周期的具体细节如下：

1) 第 1 个周期，TMS 为 0，TAP 处于 RTI 状态，TDI 为 0，IR_REG 和 INSTRUCTION 默认为 0x19（IDCODE）；

2) 第 2 个周期的上升沿，TAP 保持为 RTI；下降沿时，TMS 跳转为 1，TDI 为 0；

3) 第 3 个周期的上升沿，TAP 切换到 SELDR 状态；下降沿时，TMS 保持为 1，TDI 为 0；

4) 第 4 个周期的上升沿，TAP 切换到 SELIR 状态；下降沿时，TMS 跳转为 0，TDI 为 0；

5) 第 5 个周期的上升沿，TAP 切换到 CAPIR 状态；下降沿时，TMS 保持为 0，TDI 为 0；

6) 第 6 个周期的上升沿，TAP 切换到 SHIFTIR 状态；下降沿时，TMS 为 0，TDI 为 0；

7) 第 7 个周期的上升沿，TAP 保持 SHIFTIR 状态，IR_REG 将 TDI 移入到高位（发送 TDI 串行数据时按照 LSB 优先），IR_REG 的值变为 0x0C；下降沿时，TMS 为 0，TDI 为 1；

8) 第 8 个周期的上升沿，IR_REG 值变为 0x86；下降沿时，TMS 为 0，TDI 为 1；

9) 第 9 个周期的上升沿，IR_REG 值变为 0xC3；

10) 第 10 个周期上升沿，IR_REG 值变为 0x61；

11) 第 11 个周期上升沿，IR_REG 值变为 0x30；

12）第 12 个周期上升沿，IR_REG 值变为 0x18；

13）第 13 个周期上升沿，IR_REG 值变为 0x0C；下降沿时，TMS 为 1，TDI 为 0；

14）第 14 个周期上升沿，IR_REG 值变为 0x06，至此 IR 寄存器写入完成，TAP 状态机切换到 EXIT1IR；下降沿时，TMS 为 1，TDI 为 0；

15）第 15 个周期上升沿，TAP 状态机切换到 UPIR；下降沿时，TMS 为 0，TDI 为 0；

16）第 16 个周期的上升沿，TAP 状态机切换到 RTI，INSTRUCTION 将 IR_REG 值锁存，得到指令 IDCODE。

上面详细描述了 JTAG 指令写入的操作。对于 JTAG 读，其操作是相似的，区别在于 TDO 是串行输出，TDO 也是被 TCK 下降沿驱动。

7.2 SVF 文件

为方便描述 JTAG 码流，可用 SVF(Serial Vector Format)表示，如表 7-2-1 所示，解析部分 SVF 文件指令。

表 7-2-1 SVF 指令解析

SVF 码流	码流说明
RUNTEST 5 TCK	切换到 RTI 状态并持续 5 个 TCK 周期；
SIR 8 TDI (06)	切换到 SHIFTIR 状态，并通过 TDI 串行写入 0x06；
SDR 32 TDI (00000000) TDO (40FA30CF)	切换到 SHIFTDR 状态，向 TDI 串行写入 32’h0，并将 TDO 串行输出的值与 0x40FA30CF 进行比对；
RUNTEST 5 TCK	切换到 RTI 状态并持续 5 个 TCK 周期；
SIR 8 TDI (30)	切换到 SHIFTIR 状态，通过 TDI 串行写入 0x30；
RUNTEST 5 TCK	切换到 RTI 状态并持续 5 个 TCK 周期；

8 DNA

8.1 DNA Primitive

PH1A 系列 FPGA 包含一个非易失的 64 位器件 ID 识别码（DNA），通过 TD 调用 DNA Primitive 对 DNA 进行访问，图 8-1-1 所示为 DNA 模块的基本框图， DNA Primitive 支持时钟频率为 0~20MHz。



图 8-1-1 DNA 框图

DNA 时序图如图 8-1-2 所示。



图 8-1-2 PH1A 系列 FPGA DNA 时序图

9 DUAL BOOT

双启动模式是指在 SPI FLASH 中存放了两套 FPGA 位流，上电后 FPGA 首先加载 Primary 位流，如果 Primary 位流出错导致加载失败，则会根据 Golden Address（跳转地址）去加载 Golden 位流。本功能可以防止出现 FPGA 因为位流破坏而无法启动，提高系统可靠性。

9.1 DUAL BOOT 简介

PH1A 系列 FPGA 配置 FLASH 中可以存放两套位流， Golden bitstream 的起始地址用户不可以配置，为芯片固定值。PH1A 系列 FPGA 具体器件对应的起始地址如表 9-1-1 所示。以 PH1A400SFG900 器件为例，使用 DUAL BOOT 时的 FLASH 地址分配如图 9-1-1 所示。

表 9-1-1 PH1A 器件 Dual Boot 加载 Golden bitstream 起始地址

Device	Package	Golden bitstream 起始地址
PH1A400	SFG676	0x1010000
	SFG900	0x1010000
PH1A180	SFG676	0x1010000
PH1A90	SBG484	0x810000
	SEG324	0x810000
PH1A60	GEG324	0x401000



图 9-1-1 PH1A400SFG900 器件 Dual Boot 加载 SPI Flash 的数据空间分配

9.2 bit 位流的 DUAL BOOT 配置方法

当使用 bit 位流烧写 flash 时，只需要用到安路 TD 软件 download 工具。

首先生成分别存放在 primary 和 golden 区域的两套位流，也可以两个区域存放相同的位流，文件命名需要区分开。

使用 TD 软件 download 工具下载的步骤如下：

1. 将目标板通过下载器连接，打开 TD 的 Download 界面，找到器件后，即可以 mode 栏选择 dual boot 模式。如下图 9-2-1 所示，首先将两套位流添加进来，然后在 default 区选择的存放在 primary 的位流，在 Golden 区存选择放在 golden 区的位流。Golden 区的起始地址默认为 0X1010000，不可更改。

2. 在设置好后，可以直接点 Run 即可将两套位流均下载到 FLASH 中。



图 9-2-1 download 工具 DUAL BOOT 配置 bit 位流

9.3 SVF/TDE 位流的 DUAL BOOT 配置方法

当用户需要使用 svf/tde 文件进行 DUAL BOOT 配置的时候，需要先用安路的软件工具将 bit 文件转换成 svf/tde 文件。

生成 DUAL BOOT 所需要的 svf/tde 文件，操作步骤如下：

1. 打开安路 download 软件，选择 merge dualboot bit，如图 9-3-1 所示。



图 9-3-1 打开 merge dualboot bit

2. 选择 PH1A 器件，Default bit 选择存放的 primary bit 位流，起始地址为 0x000000，Golden bit 选择 golden bit 位流，起始地址为 0x1010000。Merge bit file 保存生成 bin 文件的名字和位置。单击 gennerate，生成所需要的 bin 文件。如图 9-3-2 所示。



图 9-3-2 使用 merge dualboot bit 合成 bin 文件

3. 打开 TD 软件的 device chain 工具，单击 add 添加上一步生成的 bin 文件。单击 Create SVF 在弹出的对话框中选择 SVF for SPI，即可生成 MCU 所需要的 svf/tde 文件。如图 9-3-3 所示。



图 9-3-3 device chain 工具将 bin 文件转换为 svf 文件

9.4 注意事项

PH1A 系列第二套位流 gloden bitstream 的起始地址用户不可设置。

10 MULTI BOOT

多启动模式 MULTI BOOT 是指用户可以在 SPI FLASH 中存放两套或者多套 FPGA 位流，上电后 FPGA 首先加载 Primary 位流，在 Primary 位流的 FPGA 代码中可以控制 FPGA 跳转到指定的地址重新加载位流。

MULTI BOOT 跟 DUAL BOOT 的区别在于，DUAL BOOT 是第一套 bit 位流加载失败后，自动跳转到第二套 bit 位流加载，通常两套 bit 位流功能相同，第二套作为备份。而 MULTI BOOT 是用户使用跳转信号，转到指定的地址重新加载 bit 位流，通常两套或者多套 bit 位流功能不同，可以实现多种功能的切换。

10.1 MULTI BOOT 简介

PH1A 系列 FPGA 器件外置 FLASH 的容量大小如表 10-1-1 所示，可放置两套 bit 位流。

表 10-1-1 PH1A 器件外置 FLASH 的最小容量

Device	Package	Minimum Config Flash Size
PH1A400	SFG676	128Mb
	SFG900	128Mb
PH1A180	SFG676	128Mb
PH1A90	SBG484	64Mb
	SEG324	64Mb
PH1A60	GEG324	32Mb

Primary bitstream 的起始地址通常都是放在 0x000000。Second bitstream 的起始地址，用户可以根据 bit 文件大小和 FLASH 的容量去自定义，图 10-1 显示 MULTI BOOT 下 SPI FLASH 的数据空间分布示例，图中所示的 Second bitstream 起始地址仅供参考。



图 10-1 PH1A 器件 MULTI BOOT 加载 SPI Flash 的数据空间分配

10.2 多启动控制模块 PH1_LOGIC_MBOOT

在 FPGA 的代码中需要添加多启动控制模块 PH1_LOGIC_MBOOT，才能控制 FPGA 跳转到指定的地址重新加载位流。

当地址模式为 STATIC 时，将使用参数设置的静态启动地址 static_addr，当地址模式为 DYNAMIC 时，将使用 dynamic_addr 端口动态设置的地址。

当 multiboot_en_n_i 接收到低电平信号时，代码会自动跳转到 static_addr 或者 dynamic_addr，重新加载该地址开始存储的另一套 bit 位流。

10.2.1 端口描述

表 10-2-1 MULTI BOOT 加载端口信号

Name	Direction	Width	Function
multiboot_en_n_i	input	1	Multiboot 模块控制信号，低电平有效
multiboot_code_i	input	8	当等于 8'hA5 时，多重启动生效
multiboot_addr_i	input	32	动态重启地址 ，跳转地址最高 8 位需要固定配置为 0

10.2.2 参数描述

表 10-2-2 MULTI BOOT 加载参数

Attribute	Allowed Values	Default	Descriptions
MULTBOOT_ADDRSRC_SEL	"STATIC", "DYNAMIC"	"STATIC"	启动模式，动态或者静态
MULTBOOT_STATIC_ADDR	32 位地址	32'h0100_0000	静态启动地址,该32位地址；地址要求同上

10.2.3 Verilog 例化模板

```
PH1_LOGIC _MBOOT_V2#(
.MULTBOOT_ADDRSRC_SEL("DYNAMIC"),
. MULTBOOT_STATIC_ADDR (32'h0100_0000))
MBOOT _inst(
    . multiboot_en_n_i (multiboot_en_n_i),
    . multiboot_code_i (multiboot_code_i),
    . multiboot_addr_i (multiboot_addr_i));
```

MULTBOOT_ADDRSRC_SEL 设置为" DYNAMIC",第一套 bit 跳转地址 dynamic_addr 赋值 0x0100_0000，第二套 bit 跳转地址 dynamic_addr 赋值 0x00_0000。

10.3 bit 位流下载的 MULTI BOOT 配置方法

在每套代码中添加多启动控制模块后，生成两套 bit 位流。

使用软件 download 工具下载的步骤如下：

1. 将目标板通过下载器连接，打开 TD 的 Download 界面，找到器件后，即可以在 mode 栏选择 MULTI BOOT 模式。

2. 如图 10-3-1、图 10-3-2 所示，单击 add 添加两套位流。每套位流都需要单独烧写，Start address 填写当前位流存储的起始地址，例如第一套位流存储起始地址为 0x00_0000，第二套位流起始存储地址填写 0x0100_0000。



图 10-3-1 download 工具 MULTI BOOT 配置 bit 位流



图 10-3-2 MULTI BOOT 配置第二套 bit 位流

3. 在设置好后，选中当前要烧写的 bit 位流，点 Run 即可将位流下载到 FLASH 中。

10.4 注意事项

在 FPGA 代码中添加多启动控制模块 PH1_LOGIC_MBOOT 后，只能通过 download 工具的 MULTI BOOT 模式烧写 bit 文件，直接通过 JTAG 模式烧写，因为没有填写 bit 文件的起始地址，可能会导致烧写后功能无效。

用户需要根据 bit 文件大小，flash 容量规划位流的存放位置，避免出现 bit 存放位置冲突及存储空间不足的情况。

如下图所示，要使 MULTI BOOT 功能正常，必须打开 multi_boot_en 使能开关。



图 10-4-1 multi_boot_en 功能打开

11 码流安全

11.1 关闭码流回读

PH1A 系列 FPGA 支持用户通过 JTAG 接口或 PCM 接口对码流进行回读比对，这是码流加载的一个重要调试手段，但同时也带来了安全风险。为了防止码流被非法复制、篡改，TD 工具提供了 1 种方法来关闭码流回读功能：

1) 将 security bit 设置为 1：当 security bit 设置为 1 后，在 FPGA 掉电或者 PROGRAMN 端口被拉低前，码流配置数据无法通过 JTAG 或 PCM 接口读出。

需要注意的是：

1) 确定不需要回读功能，配置 decrypt_key_lock 才可设置为 1。

2) 当用户需要通过 JTAG 或者 PCM 接口回读码流配置数据时，必须先关闭 ECC 功能并且等待 ecc_stop_o 拉高，然后才可以进行数据回读。

版本信息

日期	版本	修订记录
2021/06/20	0.1	首次发布中文版
2021/10/1	0.2	更新第 10 章节删除码流加密和数字签名两章节描述 更新第 9 章节修改 DNA 章节描述错误； 更新 10.1 章节，增加“当用户需要通过 JTAG 或者 PCM 接口回读码流配置数据时，必须先关闭 ECC 功能并且等待 ecc_stop_o 拉高，然后才可以进行数据回读”
2021/11/3	0.3	更新表 1-1 PH1A 系列 FPGA 配置模式，删除备注 更新表 1-4 PH1A 系列 FPGA 配置管脚定义：更新 TRSTN 相关描述 更新图 9-1-1DNA 框图：修改相关端口描述 更新 10.1 关闭码流回读章节：删除 EFUSE 相关描述
2022/01/20	1.0	首次发布正式版本
2022/06/28	1.1	1. 修订 PH1A400 系列名称为 PH1A 系列 2. 表 1-2、表 1-3、表 1-4 的 BANK 列 3. 第 1 章 BANK 描述关联具体器件 4. 表 1-2 后增加 CCLK 引脚不能使用 IDDR/ODDR 的说明
2022/08/10	1.2	1. 在第 1 节中增加 PH1A60 器件的 BANK 说明 2. 在第 4 节中增加并行配置的大端对齐说明，并增加图 4-3 进行示意 3. 增加第 10 节 DUAL BOOT 介绍 4. 增加第 11 节 MULT BOOT 介绍 5. 表 1-2 后增加 CCLK 引脚不能使用 SDR 的说明
2022/10/24	1.3	1. 删除表 1-1 后的器件 BANK 说明 2. 更新表 10-1-1 中 DUAL BOOT 的器件，增加 PH1A90SBG484 器件 3. 更新表 11-1-1 中 MULT BOOT，增加 PH1A90SBG484 器件 4. 删除原第 7 节寄存器介绍 5. 更新文档免责声明
2023/03/14	1.4	1. 更新表 9-1-1 中 DUAL BOOT 的器件，增加 PH1A90SEG324、PH1A180SFG676 器件 2. 更新表 10-1-1 中 MULTI BOOT，增加 PH1A90SEG324、PH1A180SFG676 器件 3. 更新图 10-1，修改为 Multi boot flash map 4. 更新 10.2 章节，将 rebootn 信号修改为 multiboot_en_n_i 5. 更新 10.2.3 Verilog 例化模板中跳转地址为 0x0100_0000，删除“跳转地址最高 8 位需要固定配置为 0，只需要根据 FLASH 大小值改变低 24 位地址”

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。